Attorney Docket No. 1450.1036

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of:

Makoto ONOZAWA et al.

Application No.: NEW

Group Art Unit: Not Yet Assigned

Filed: February 19, 2004

Examiner: Not Yet Assigned

For: PLASMA DISPLAY DEVICE

SUBMISSION OF CERTIFIED COPY OF PRIOR FOREIGN APPLICATION IN ACCORDANCE WITH THE REQUIREMENTS OF 37 C.F.R. § 1.55

Commissioner for Patents PO Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 37 C.F.R. § 1.55, the applicant(s) submit(s) herewith a certified copy of the following foreign application:

Japanese Patent Application No(s). 2003-131879

Filed: May 9, 2003

It is respectfully requested that the applicant(s) be given the benefit of the foreign filing date(s) as evidenced by the certified papers attached hereto, in accordance with the requirements of 35 U.S.C. § 119.

Respectfully submitted,

STAAS & HALSEY LLP

Date: February 19, 2004

By:

Registration No. 22,010

1201 New York Ave, N.W., Suite 700

Washington, D.C. 20005 Telephone: (202) 434-1500 Facsimile: (202) 434-1501



JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 5月 9 日

出

特願2003-131879

Application Number: [ST. 10/C]:


[JP2003-131879]

出 願 人 Applicant(s):

富士通日立プラズマディスプレイ株式会社

2003年12月16日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

0300029

【提出日】

平成15年 5月 9日

【あて先】

特許庁長官殿

【国際特許分類】

G09G 3/28

【発明の名称】

プラズマディスプレイ装置

【請求項の数】

10

【発明者】

【住所又は居所】 神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立

プラズマディスプレイ株式会社内

【氏名】

小野澤 誠

【発明者】

【住所又は居所】

神奈川県横浜市戸塚区吉田町292番地 株式会社日立

アドバンストデジタル内

【氏名】

黄木 英明

【発明者】

【住所又は居所】

神奈川県横浜市戸塚区吉田町292番地 株式会社日立

アドバンストデジタル内

【氏名】

鎌田 雅樹

【発明者】

【住所又は居所】 神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立

プラズマディスプレイ株式会社内

【氏名】

椎崎 貴史

【特許出願人】

【識別番号】

599132708

【氏名又は名称】 富士通日立プラズマディスプレイ株式会社

【代理人】

【識別番号】

100090273

【弁理士】

【氏名又は名称】

國分 孝悦

【電話番号】

03-3590-8901

【手数料の表示】

【予納台帳番号】

035493

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0102492

【プルーフの要否】

要

,

【書類名】 明細書

- 【発明の名称】 プラズマディスプレイ装置

【特許請求の範囲】

【請求項1】 複数の第1の電極と、

上記複数の第1の電極に略平行に配置され、隣接する上記第1の電極とで表示 セルを形成するとともに、当該表示セルを形成する上記第1の電極との間にて放 電を行う複数の第2の電極と、

上記複数の第1の電極に放電電圧を印加する第1の電極駆動回路と、

上記複数の第2の電極に放電電圧を印加する第2の電極駆動回路とを備え、

上記第1及び第2の電極駆動回路の少なくとも一方は、高速スイッチング性能を有する第1のスイッチ素子と、低飽和電圧性能を有する第2のスイッチ素子とを並列に接続した並列回路を有することを特徴とするプラズマディスプレイ装置。

【請求項2】 少なくとも上記第1の電極と上記第2の電極との間で放電電流が流れる期間は、上記第2のスイッチ素子がオン状態であることを特徴とする請求項1記載のプラズマディスプレイ装置。

【請求項3】 上記電極駆動回路は、上記表示セルにて発光を伴う放電を行う維持放電電圧を出力するサステイン回路を有し、

上記サステイン回路が、上記第1のスイッチ素子と上記第2のスイッチ素子と を並列に接続した並列回路を有することを特徴とする請求項1又は2記載のプラ ズマディスプレイ装置。

【請求項4】 上記サステイン回路は、上記表示セルを形成する電極に対して上記維持放電電圧に係る第1の電位を供給する高電位側スイッチ回路と、上記第1の電位より低い上記維持放電電圧に係る第2の電位を供給する低電位側スイッチ回路とを有し、

上記高電位側スイッチ回路及び上記低電位側スイッチ回路が、上記第1のスイッチ素子と上記第2のスイッチ素子とを並列に接続した並列回路を有することを特徴とする請求項3記載のプラズマディスプレイ装置。

【請求項5】 上記電極駆動回路は、上記表示セルを形成する電極にコイル

を介して接続された電力回収スイッチをさらに有することを特徴とする請求項4 記載のプラズマディスプレイ装置。

【請求項6】 上記第1のスイッチ素子は、パワーMOSFETであることを特徴とする請求項1~5の何れか1項記載のプラズマディスプレイ装置。

【請求項7】 上記第2のスイッチ素子は、IGBTであることを特徴とする請求項 $1\sim6$ の何れか1項記載のプラズマディスプレイ装置。

【請求項8】 上記第1のスイッチ素子と上記第2のスイッチ素子は、入力 しきい値電圧特性が略一致していることを特徴とする請求項1~7の何れか1項 記載のプラズマディスプレイ装置。

【請求項9】 上記第1のスイッチ素子及び上記第2のスイッチ素子を、同一の駆動信号により駆動することを特徴とする請求項1~7の何れか1項記載のプラズマディスプレイ装置。

【請求項10】 上記第1のスイッチ素子は、上記第2のスイッチ素子より もスイッチング時間が短いことを特徴とする請求項1~7の何れか1項記載のプ ラズマディスプレイ装置。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、プラズマディスプレイ装置に関する。

[0002]

【従来の技術】

従来、プラズマディスプレイ装置のサステイン回路の出力素子には、パワーMOSFET(Metal-Oxide Semiconductor 電界効果トランジスタ)が一般的に用いられていた。これに対し、近年、パワーMOSFETの入力特性及びバイポーラトランジスタの低飽和電圧特性をともに有するIGBT(Insulated Gate Bip olar Transistor)は、ターンオフ時間が短縮され、プラズマディスプレイ装置のサステイン回路に用いられ始めている(例えば、特許文献 1 参照。)。

[0003]

また、IGBTを用いたプラズマディスプレイ駆動用ドライバとして、パワー

MOSFETとIGBTとをトーテムポール接続して構成した駆動用ICが提案 されている(例えば、特許文献2参照。)。

[0004]

IGBTは、バイポーラトランジスタと同様に伝導度変調効果が生ずるため、 導通時の飽和電圧を低くすることができる。IGBTは、ターンオフ時間の短縮 により、プラズマディスプレイ装置のサステイン回路の出力素子としての基本動 作を実現することができる。しかしながら、現在製品化されているIGBTは、 ターンオフ時間が従来に比べて短縮されたものの、パワーMOSFETに比較し てターンオン時間及びターンオフ時間とも長く、スイッチング損失の点では不利 である。

[0005]

これらの状況を考慮し、エアコン用インバータにおいては、第1の駆動電圧をゲート電極に印加することにより導通状態となるパワーMOSFETと、第1駆動電圧とは異なるレベルの第2の駆動電圧をゲート電極に印加することにより導通状態となるIGBTとを備え、パワーMOSFETとIGBTとを負荷への供給電流に対して並列に接続したものがある(例えば、特許文献3参照。)。上記エアコン用インバータでは、負荷に供給する電流が小さい場合にはパワーMOSFETのみを駆動する第1の駆動電圧をゲート電極に印加し、負荷に供給する電流が大きい場合にはIGBTを主に駆動する、第1の駆動電圧よりも大きな第2の駆動電圧をゲート電極に印加する。

[0006]

【特許文献1】

特開2000-330514号公報

【特許文献2】

特開平8-46053号公報

【特許文献3】

特開2002-16486号公報

[0007]

【発明が解決しようとする課題】

上記特許文献3に開示された技術では、エアコン用インバータ等の高電力駆動時(起動時)において、パワーMOSFETとIGBTの両者を動作させている。一方、エアコン用インバータ等の小電力駆動時(定常時)には、IGBTをオフさせ、パワーMOSFETのみを動作させることにより、定常時の電力損失を低減している。

[00008]

しかしながら、特許文献3に開示された回路をプラズマディスプレイ装置に適用した場合には、定常時において、IGBTがオフし、パワーMOSFETのみの動作となるために、放電電流による電圧変動により駆動マージンが小さくなる。この結果、ノイズやちらつき等が発生し表示特性の劣化が生ずる可能性がある。特に、画面サイズが大きい、例えば42型以上のプラズマディスプレイ装置では、放電電流による電圧変動が大きく、表示特性の劣化が生ずる可能性が高くなる。

[0009]

本発明は、このような問題に鑑みて成されたものであり、放電電流による電圧 変動を低減して駆動マージンを拡大し、プラズマディスプレイ装置における表示 特性の劣化を防止できるようにすることを目的とする。

[0010]

【課題を解決するための手段】

本発明のプラズマディスプレイ装置は、複数の第1の電極と、複数の第1の電極に略平行に配置され、隣接する第1の電極とで表示セルを形成するとともに、表示セルを形成する第1の電極との間にて放電を行う複数の第2の電極と、複数の第1の電極に放電電圧を印加する第1の電極駆動回路と、複数の第2の電極に放電電圧を印加する第2の電極駆動回路とを備える。第1及び第2の電極駆動回路の少なくとも一方が、高速スイッチング性能を有する第1のスイッチ素子と、低飽和電圧性能を有する第2のスイッチ素子とを並列に接続した並列回路を有する。

[0011]

本発明によれば、第1の電極と第2の電極との間で放電電流が流れる際には、

低飽和電圧性能を有する第2のスイッチ素子を導通状態にすることで、放電電流 を第2のスイッチ素子を介して流すことができ、電圧変動を低減することができ る。

また、並列接続された高速スイッチング性能を有する第1のスイッチ素子と、 低飽和電圧性能を有する第2のスイッチ素子とを動作させ、サステインパルスの 立ち上がり及び立ち下がり時には、スイッチング速度が速い第1のスイッチ素子 に主に電流を流すことで、スイッチング損失を低減することができる。

[0012]

【発明の実施の形態】

以下、本発明の実施形態を図面に基づいて説明する。

[0013]

(第1の実施形態)

図1は、本発明の第1の実施形態によるプラズマディスプレイ装置の構成例を示す図である。図1においては、プラズマディスプレイ装置のY電極駆動回路及びX電極駆動回路について示している。

[0014]

図1において、CpはプラズマディスプレイパネルのX電極とY電極で形成され表示セルとなる容量性負荷である。容量性負荷Cpの一端に駆動電圧を供給するY電極駆動回路101は、リセット回路102、Yサステイン回路104、及びスキャン回路105を有する。また、容量性負荷Cpの他端に駆動電圧を供給するX電極駆動回路は、Xサステイン回路111を有する。

$[0\ 0\ 1\ 5]$

リセット回路102は、リセット信号端子Iwから入力される制御信号に応じて、リセット電圧端子Vwから供給されるリセット電圧を出力する。

Yサステイン回路104は、プリドライブ回路P1~P4及びスイッチ素子Q 1~Q4を有する。また、Yサステイン回路104は、ダイオード103を介して電源電圧端子Vsより電源電圧が入力されている。ダイオード103は、リセット回路102からリセット電圧が供給されている際に、電流が逆流するのを防止するために設けられる。

[0016]

第1~第4のプリドライブ回路P1~P4は、第1~第4の制御信号端子I1~I4から入力される制御信号を増幅するための増幅回路である。第1~第4のスイッチ素子Q1~Q4は、第1~第4のプリドライブ回路P1~P4が出力する制御信号(ゲート電圧)VG1~VG4に応じて開閉(オン・オフ)が制御される。第1~第4のスイッチ素子Q1~Q4の詳細については後述する。

[0017]

スキャン回路 105 は、Y サステイン回路 104 が出力する駆動電圧 Y 0 が入力され、スキャン信号端子 I s c から入力される制御信号に応じて容量性負荷 C p の一端に電圧を供給する。

[0018]

第1及び第2のスイッチ素子Q1、Q2は、スイッチング速度が速い(スイッチング時間であるターンオン時間、ターンオフ時間が短い)高速スイッチング性能を有するスイッチ素子である。一方、第3及び第4のスイッチ素子Q3、Q4は、導通時にスイッチ素子の入出力間での電位差が小さい低飽和電圧性能を有するスイッチ素子である。図1においては、第1及び第2のスイッチ素子Q1、Q2が、NチャネルパワーMOSFET(Metal-Oxide Semiconductor電界効果トランジスタ)で構成され、第3及び第4のスイッチ素子Q3、Q4が、IGBT(絶縁ゲート型バイポーラトランジスタ)で構成される場合を一例として示している。

[0019]

第i(i=1~4の整数)のスイッチ素子Qiのゲートあるいはベースが、第iのプリドライブ回路Piの出力に接続される。第1のスイッチ素子Q1のドレイン及び第3のスイッチ素子Q3のコレクタが、ダイオード103のカソードに共通接続され、その相互接続点にリセット回路102の出力端が接続される。第2のスイッチ素子Q2のソース及び第4のスイッチ素子Q4のエミッタが、グランド端子に接続される。また、第1のスイッチ素子Q1のソース、第2のスイッチ素子Q2のドレイン、第3のスイッチ素子Q3のエミッタ、及び第4のスイッチ素子Q4のコレクタが、スキャン回路105の入力端に(信号線Yoに対して

)共通接続される。

[0020]

ここで、第1及び第3のスイッチ素子Q1、Q3は、後述するサステインパルスのハイレベル電圧を供給するためのハイサイド(高電位側)スイッチ回路106を構成し、第2及び第4のスイッチ素子Q2、Q4は、サステインパルスのロウレベル電圧を供給するロウサイド(低電位側)スイッチ回路107を構成する。つまり、本実施形態においては、ハイサイドスイッチ回路106及びロウサイドスイッチ回路107は、高速スイッチング性能を有するスイッチ素子(例えばパワーMOSFET)と、低飽和電圧性能を有するスイッチ素子(例えばIGBT)との並列回路を用いてそれぞれ構成する。

$[0\ 0\ 2\ 1\]$

なお、並列接続される高速スイッチング性能を有するスイッチ素子と、低飽和 電圧性能を有するスイッチ素子とは、入力しきい値電圧が略等しいことが望まし い。ここで、入力しきい値電圧は、各スイッチ素子におけるオン状態とオフ状態 とのしきい値電圧である。

[0022]

[0023]

第5及び第6のスイッチ素子Q5、Q6は、高速スイッチング性能を有するスイッチ素子であり、第7及び第8のスイッチ素子Q7、Q8は、低飽和電圧性能を有するスイッチ素子である。図1においては、第5及び第6のスイッチ素子Q5、Q6が、NチャネルパワーMOSFETで構成され、第7及び第8のスイッチ素子Q7、Q8が、IGBTで構成される場合を一例として示している。

[0024]

第 j (j = 5~8の整数)のスイッチ素子Qjのゲートあるいはベースが、第 j のプリドライブ回路Pjの出力に接続される。第 5のスイッチ素子Q5のドレイン及び第 7のスイッチ素子Q7のコレクタが、電源電圧が入力される電源電圧端子Vsに共通接続され、第 6のスイッチ素子Q6のソース及び第 8のスイッチ素子Q8のエミッタが、グランド端子に接続される。また、第 5のスイッチ素子Q5のソース、第 6のスイッチ素子Q6のドレイン、第 7のスイッチ素子Q7のエミッタ、及び第 8のスイッチ素子Q8のコレクタが、容量性負荷Cpの他端に駆動電圧を供給する信号線X0に対して共通接続される。

[0025]

ここで、第5及び第7のスイッチ素子Q5、Q7は、サステインパルスのハイレベル電圧を供給するためのハイサイドスイッチ回路112を構成し、第6及び第8のスイッチ素子Q6、Q8は、サステインパルスのロウレベル電圧を供給するロウサイドスイッチ回路113を構成する。つまり、本実施形態においては、ハイサイドスイッチ回路112及びロウサイドスイッチ回路113は、高速スイッチング性能を有するスイッチ素子と、低飽和電圧性能を有するスイッチ素子との並列回路を用いてそれぞれ構成する。なお、並列接続される高速スイッチング性能を有するスイッチ素子と、低飽和電圧性能を有するスイッチ素子とは、入力しきい値電圧が略等しいことが望ましい。

[0026]

図2は、図1に示したX電極駆動回路及びY電極駆動回路の動作を示す波形図であり、プラズマディスプレイ装置の動作におけるサステイン期間(維持放電期間)の動作を図示している。なお、サステイン期間においては、リセット信号端子 I w 及びスキャン信号端子 I s c からそれぞれ入力される制御信号により、リセット回路 1 0 2 は動作せず、スキャン回路 1 0 5 は Y サステイン回路 1 0 4 の出力電圧を各 Y 電極に並列出力する。

[0027]

図2において、YoはY電極駆動回路(Yサステイン回路104)の出力電圧、XoはX電極駆動回路(Xサステイン回路111)の出力電圧を示している。 VG1~VG8は、プリドライブ回路P1~P8から出力される、各スイッチ素 子 $Q1\sim Q8$ を駆動するためのゲート電圧を示しており、ゲート電圧 $VG1\sim VG8$ がハイレベルであるときにスイッチ素子 $Q1\sim Q8$ がオン状態(導通状態)になる。

[0028]

時刻 t 1 において、X サステイン回路 1 1 1 のスイッチ素子Q 6 がオンになる。この際、スイッチ素子Q 6 を除く他のスイッチ素子はオフである。これにより、X サステイン回路 1 1 1 の出力電圧X 0 がロウレベルに変化する。一方、Y サステイン回路 1 0 4 の出力電圧Y 0 はフローティング状態であるのでロウレベルに維持される。

[0029]

時刻 t 2 では、Y サステイン回路 1 0 4 のスイッチ素子Q 1 がオンになる。その結果、Y サステイン回路 1 0 4 の出力電圧 Y o がハイレベルに変化する。

[0030]

所定時間が経過し、プラズマディスプレイ装置にて放電電流が流れる時刻 t 3 では、Yサステイン回路 1 0 4 のスイッチ素子Q 3 と、Xサステイン回路 1 1 1 のスイッチ素子Q 8 がオンになる。すなわち、時刻 t 3 の時点にて導通状態である高速スイッチング性能を有するスイッチ素子(パワーMOSFET)Q 1、Q 6 にそれぞれ並列接続された低飽和電圧性能を有するスイッチ素子(I G B T)Q 3、Q 8 がオンになる。なお、プラズマディスプレイ装置にて放電電流が流れる時刻は、プラズマディスプレイ装置の構造や駆動電圧等に応じて適宜決まるものである。

[0031]

このように、放電電流が流れる際にスイッチ素子Q3、Q8をオンさせることにより、図2に示すように放電電流によるサステインパルス(出力電圧Yo、Xo)の電圧変動 ΔVYH 、 ΔVXL を低減させることができる。なお、図2においては比較参照するために、スイッチ素子Q3、Q8が常にオフの場合(またはスイッチ素子Q3、Q8を設けていない場合)における出力電圧Yo、Xoの電圧変動を破線で示している。

[0032]

時刻 t 4 では、スイッチ素子Q3、Q8 がともにオフとなる。その後、スイッチ素子Q1 がオフになり、Yサステイン回路104の出力電圧Yoはハイレベルに維持される(フローティング状態)。

[0033]

時刻 t 5 では、スイッチ素子Q 2 がオンになり、スイッチ素子Q 6 がオフになる。この結果、Y サステイン回路 1 0 4 の出力電圧 Y o がロウレベルに変化する。また、X サステイン回路 1 1 1 の出力電圧 X o は、スイッチ素子Q 5 \sim Q 8 がオフであるのでロウレベルに維持される(フローティング状態)。

時刻 t 6 では、X サステイン回路 1 1 1 1 のスイッチ素子Q 5 がオンになる。その結果、X サステイン回路 1 1 1 の出力電圧 X 0 がハイレベルに変化する。

[0034]

[0035]

時刻 t 8 では、スイッチ素子Q 4 、Q 7 がともにオフとなる。その後、スイッチ素子Q 5 がオフになり、X サステイン回路 1 1 1 の出力電圧X 0 はハイレベルに維持される(フローティング状態)。さらに、その後、スイッチ素子Q 2 がオフになる。

以降、サステイン期間におけるサステインパルスの印加回数に応じて、上述した動作を繰り返し行う。

[0036]

以上の説明したように、プラズマディスプレイ装置にて放電電流が流れる際に

は、低飽和電圧性能を有するスイッチ素子(IGBT)をオンさせることにより、放電電流による電圧変動ΔVYH、ΔVYL、ΔVXH、ΔVXLを低減させることができ、プラズマディスプレイ装置における駆動マージンを拡大することができる。また、サステインパルスの立ち上がり時及び立ち下がり時には、低飽和電圧性能を有するスイッチ素子に並列接続された高速スイッチング性能を有するスイッチ素子(パワーMOSFET)を動作させることにより、低飽和電圧性能を有するスイッチ素子を単独で用いた場合に比べて、サステインパルスの変化に伴うスイッチング損失を低減することができる。

[0037]

なお、上記図2においては、プラズマディスプレイ装置にて放電電流が流れるときのみ、低飽和電圧性能を有するスイッチ素子(IGBT)をオンさせるようにしているが、少なくともプラズマディスプレイ装置にて放電電流が流れるときにオンであれば良く、他の期間においてもオン状態であっても良い。

また、図2においては出力電圧Yo、Xoの一方をハイレベルからロウレベルに変化させた後、他方をロウレベルからハイレベルに変化させているが、図2に示した波形図は一例であり、出力電圧Yo、Xoを変化させるタイミングは同時であっても良いし、図2に示すタイミングとは逆であっても良い。

[0038]

図3は、図1に示した駆動回路を適用したプラズマディスプレイ装置の構成例を示す図である。図3において、リセット回路301、Yサステイン回路302、スキャン回路303、Xサステイン回路304は、図1に示したリセット回路102、Yサステイン回路104、スキャン回路105、Xサステイン回路111にそれぞれ相当する。リセット回路301、Yサステイン回路302及びスキャン回路303が、Y電極を駆動するためのY電極駆動回路308を構成し、Xサステイン回路304が、X電極を駆動するためのX電極駆動回路309を構成する。

[0039]

制御回路306は、外部から入力される図示しないクロック信号、水平同期信号、垂直同期信号及び表示データ等に基づいて制御信号を生成する。さらに、制



御回路306は、生成した制御信号をリセット回路301、Yサステイン回路302、スキャン回路303、Xサステイン回路304及びアドレス回路305に出力する。

[0040]

Xサステイン回路304は、出力端がX電極X1、X2等に共通接続され、制御信号に応じてX電極X1、X2等を駆動する。リセット回路301、Yサステイン回路302及びスキャン回路303からなるY電極駆動回路は、制御信号に応じてY電極Y1、Y2等を駆動し、アドレス回路305は、制御信号に応じてアドレス電極A1、A2等を駆動する。

[0041]

表示パネル(プラズマディスプレイパネル:PDP)307は、X電極X1、X2等とY電極Y1、Y2等とが略平行かつ交互に配置され、それらに対してアドレス電極A1、A2等が垂直方向に交差して2次元マトリクスを形成する。図1に示した容量性負荷Cpに対応する各表示セル(画素)CLijは、1つのX電極Xi、1つのY電極Yi及び1つのアドレス電極Ajで構成される。

[0042]

図4 (a) は、図3の表示セルCLijの断面構成を示す図である。X電極Xi及びY電極Yiは、前面ガラス基板411上に形成されている。その上には、放電空間417に対し絶縁するための誘電体層412が被着されるとともに、更にその上にMgO(酸化マグネシウム)保護膜413が被着されている。

[0043]

一方、アドレス電極Ajは、前面ガラス基板411と対向して配置された背面ガラス基板414上に形成され、その上には誘電体層415が被着され、更にその上に蛍光体が被着されている。MgO保護膜413と誘電体層415との間の放電空間417には、Ne+Xeペニングガス等が封入されている。

[0044]

図4 (b) は、交流駆動型プラズマディスプレイの容量 CL を説明するための図である。容量 Ca は、X 電極 Xi と Y 電極 Yi との間の放電空間 417 の容量である。容量 Cb は、X 電極 Xi と Y 電極 Yi との間の誘電体層 412 の容量で

ある。容量Ccは、X電極XiとY電極Yiとの間の前面ガラス基板411の容量である。これらの容量Ca、Cb、Ccの合計によって、電極Xi及びYi間の容量CLが決まる。

[0045]

図4 (c) は、交流駆動型プラズマディスプレイの発光を説明するための図である。リブ416の内面には、赤、緑、青色の蛍光体418がストライプ状に各色毎に配列、塗布されており、X電極Xi及びY電極Yiの間の放電によって蛍光体418を励起して光421が生成されるようになっている。

[0046]

図5は、図3のプラズマディスプレイ装置の動作波形図である。

X電極駆動回路309におけるXサステイン回路304は、X電極Xi等に、サステイン期間Tsに発生するXサステインパルス504等を出力する。Y電極駆動回路308におけるYサステイン回路302は、Y電極Yi等に、サステイン期間Tsに発生するYサステインパルス505等を出力する。

[0047]

Y電極駆動回路308におけるリセット回路301は、Y電極Yi等に、リセット期間Trに発生するリセットパルス501を出力する。Y電極駆動回路308におけるスキャン回路303は、Y電極Yi等に、アドレス期間Taに発生するスキャンパルス503を出力する。アドレス電極駆動回路305は、アドレス電極A1等に、アドレス期間Taに発生するアドレスパルス502を出力する。

$[0\ 0\ 4\ 8]$

リセット期間Trでは、Y電極Yiにリセットパルス501を印加して電荷の全面書き込み及び全面消去を行い、前回の表示内容を消去して所定の壁電荷を形成する。

[0049]

次に、アドレス期間Taでは、アドレス電極Ajに正電位パルス502を印加し、所望のY電極Yiに順次スキャンで負電位パルス503を印加する。これにより、アドレス電極AjとY電極Yiとの間でアドレス放電が行われ、表示セルのアドレス指定がなされる。



[0050]

次に、サステイン期間(維持放電期間)Tsでは、各X電極Xiと各Y電極Yiとにサステインパルス504、505を交互に印加することにより維持放電電 EVsを電極間に印加し、アドレス期間Taでアドレス指定した表示セルに対応するX電極XiとY電極Yiとの間で維持放電を行い、発光する。

[0051]

以上、説明したように第1の実施形態によれば、プラズマディスプレイ装置の X、Y電極駆動回路を、高速スイッチング性能を有するスイッチ素子(例えばパワーMOSFET)と、低飽和電圧性能を有するスイッチ素子(例えばIGBT)とを並列に接続した並列回路を用いて構成する。そして、プラズマディスプレイ装置にて放電電流が流れる際には、低飽和電圧性能を有するスイッチ素子をオンさせることにより、低飽和電圧性能を有するスイッチ素子を介して放電電流を流すことができ、放電電流による電圧変動ΔVYH、ΔVYL、ΔVXH、ΔVXLを低減させることができる。したがって、プラズマディスプレイ装置における駆動マージンを拡大することができ、プラズマディスプレイ装置における表示特性の劣化を防止することができる。

[0052]

また、サステインパルスの立ち上がり時及び立ち下がり時には、低飽和電圧性能を有するスイッチ素子に並列接続された高速スイッチング性能を有するスイッチ素子に並列接続された高速スイッチング性能を有するスイッチ素子に主に電流を流すことができ、低飽和電圧性能を有するスイッチ素子を単独で用いた場合に比べてターンオン時間及びターンオフ時間に生ずるスイッチング損失を低減することができる。

[0053]

以下、他の実施形態について説明する。

なお、上記図3及び図4に示したプラズマディスプレイの構成及びその動作は 上述した第1の実施形態を適用したものであるが、以下に説明する第2~第5の 実施形態においても、各実施形態に応じてY電極駆動回路308及びX電極駆動 回路309の構成を適宜変更するだけで、基本的な構成及び動作は第1の実施形



態における図3、図4に示したものと同様であるので、その説明は省略する。

[0054]

(第2の実施形態)

次に、本発明の第2の実施形態について説明する。

図6は、本発明の第2の実施形態によるプラズマディスプレイ装置の構成例を示す図である。図6においては、プラズマディスプレイ装置のY電極駆動回路及びX電極駆動回路について示している。なお、この図6において、図1に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。

[0055]

図6に示すように第2の実施形態は、上記図1に示した第1の実施形態におけるY電極駆動回路及びX電極駆動回路に、さらに電力回収回路をそれぞれ備えた点のみが異なる。

Y電極駆動回路601は、リセット回路102、ダイオード103、Yサステイン回路104、スキャン回路105、及びY電極駆動回路用電力回収回路602を有する。また、X電極駆動回路611は、Xサステイン回路111とX電極駆動回路用電力回収回路612を有する。

[0056]

電力回収回路 6 0 2 は、プリドライブ回路 P 1 0、 P 1 1、スイッチ素子 Q 1 0、 Q 1 1、ダイオード D 1、 D 2、コイル L 1、 L 2、 及び電力回収用コンデンサ C 1、 C 2 で構成される。

[0057]

コンデンサC1、C2は、電源電圧端子Vsとグランド端子の間に直列接続される。プリドライブ回路P10、P11は、制御信号端子I10、I11から入力される制御信号を増幅するための増幅回路である。スイッチ素子Q10、Q11は、プリドライブ回路P10、P11が出力する制御信号(ゲート電圧)VG10、VG11に応じて開閉が制御される。スイッチ素子Q10、Q11は、例えばパワーMOSFET等の高速スイッチング性能を有するスイッチ素子で構成される。

[0058]

スイッチ素子Q10は、ゲートがプリドライブ回路P10の出力に接続され、ドレインがコンデンサC1及びC2の相互接続点に接続される。また、ソースが、ダイオードD1のアノードに接続される。ダイオードD1のカソードは、一端が信号線Y0に対して接続されたコイルL1の他端に接続される。

[0059]

スイッチ素子Q11は、ゲートがプリドライブ回路P11の出力に接続され、 ソースがコンデンサC1及びC2の相互接続点に接続される。また、ドレインが 、ダイオードD2のカソードに接続される。ダイオードD2のアノードは、一端 が信号線Yoに対して接続されたコイルL2の他端に接続される。

[0060]

電力回収回路612は、プリドライブ回路P12、P13、スイッチ素子Q12、Q13、ダイオードD3、D4、コイルL3、L4、及び電力回収用コンデンサC3、C4で構成される。電力回収回路612は、プリドライブ回路P12、P13、スイッチ素子Q12、Q13、ダイオードD3、D4、コイルL3、L4、及び電力回収用コンデンサC3、C4が、電力回収回路611のプリドライブ回路P10、P11、スイッチ素子Q10、Q11、ダイオードD1、D2、コイルL1、L2、及び電力回収用コンデンサC1、C2にそれぞれ対応し、電力回収回路602と同様に構成されるので詳細については省略する。

$[0\ 0\ 6\ 1]$

図7は、図6に示したX電極駆動回路611及びY電極駆動回路601の動作を示す波形図であり、プラズマディスプレイ装置の動作におけるサステイン期間 (維持放電期間)の動作を図示している。なお、サステイン期間においては、リセット信号端子Iw及びスキャン信号端子Iscからそれぞれ入力される制御信号により、リセット回路102は動作せず、スキャン回路105はYサステイン 回路104の出力電圧を各Y電極に並列出力する。

[0062]

図7において、YoはY電極駆動回路601の出力電圧、XoはX電極駆動回路611の出力電圧を示している。VG1~VG8は、プリドライブ回路P1~

P8から出力される、各スイッチ素子 $Q1\sim Q8$ を駆動するためのゲート電圧を示しており、 $VG10\sim VG13$ は、プリドライブ回路 $P10\sim P3$ から出力される、各スイッチ素子 $Q10\sim Q13$ を駆動するためのゲート電圧を示している。ゲート電圧 $VG1\sim VG8$ 、 $VG10\sim VG13$ がハイレベルであるときにスイッチ素子 $Q1\sim Q8$ 、 $Q10\sim Q13$ がオン状態(導通状態)になる。

[0063]

出力電圧X o をロウレベルに変化させる時刻 t 1 1 において、X 電極駆動回路 6 1 1 のスイッチ素子Q 1 3 がオンになるパルスを発生させ、所定時間経過後にスイッチ素子Q 6 をオンにする。この結果、出力電圧X o がハイレベルからロウレベルに変化するとともに、この変化に伴う電力が電力回収回路 6 1 2 により回収される。

[0064]

出力電圧Y o をハイレベルに変化させる時刻 t 1 2 では、Y 電極駆動回路 6 0 1 のスイッチ素子Q 1 0 がオンになるパルスを発生させた後、スイッチ素子Q 1 をオンにする。これにより、出力電圧Y o を変化させるための電力の一部として回収された電力が利用され、出力電圧Y o がロウレベルからハイレベルに変化する。

[0065]

所定時間が経過し、プラズマディスプレイ装置にて放電電流が流れる時刻 t 1 3 では、図 2 の時刻 t 3 と同様にして、Y電極駆動回路 6 0 1 のスイッチ素子 Q 3 と、X電極駆動回路 6 1 1 のスイッチ素子 Q 8 がオンになる。すなわち、時刻 t 1 3 にて導通状態である高速スイッチング性能を有するスイッチ素子 Q 1、Q 6 にそれぞれ並列接続された低飽和電圧性能を有するスイッチ素子 Q 3、Q 8 がオンになる。これにより、放電電流によるサステインパルス(出力電圧 Y o、X o)の電圧変動 Δ V Y H、 Δ V X L を低減させることができる。

[0066]

なお、図7においても、スイッチ素子Q3、Q8が常にオフの場合における出力電圧Yo、Xoの電圧変動を破線で示している。ここで、プラズマディスプレイ装置にて放電電流が流れる時刻は、プラズマディスプレイ装置の構造や駆動電

圧等に応じて適宜決まるものである。

[0067]

時刻 t 1 4 では、スイッチ素子Q3、Q8 がともにオフとなる。その後、スイッチ素子Q1 がオフになり、Y電極駆動回路601の出力電圧Yoはハイレベルに維持される。

[0068]

出力電圧 Y o をロウレベルに変化させる時刻 t 15では、Y電極駆動回路 60 1のスイッチ素子Q 11がオンになるパルスを発生させ、所定時間経過後にスイッチ素子Q 2をオンにする。これにより、出力電圧 Y o がハイレベルからロウレベルに変化するとともに、この変化に伴う電力が電力回収回路 602により回収される。

[0069]

出力電圧X o をハイレベルに変化させる時刻 t 1 6 では、X 電極駆動回路 6 1 1 のスイッチ素子Q 1 2 がオンになるパルスを発生させた後、スイッチ素子Q 5 をオンにする。これにより、出力電圧X o を変化させるための電力の一部として回収された電力が利用され、出力電圧X o がロウレベルからハイレベルに変化する。

[0070]

[0071]

時刻 t 18では、スイッチ素子Q4、Q7がともにオフとなる。その後、スイッチ素子Q5がオフになり、X電極駆動回路611の出力電圧Xoはハイレベルに維持される。さらに、その後、スイッチ素子Q2がオフになる。

以降、サステイン期間におけるサステインパルスの印加回数に応じて、上述した動作を繰り返し行う。

[0072]

以上、説明したように第2の実施形態によれば、上述した第1の実施形態と同様の効果が得られる。さらに、サステインパルスの立ち上がり時及び立ち下がり時には、電力回収回路602、612を動作させた後(電力回収回路602、612内のスイッチ素子Q10~Q13を適宜オンさせた後)、低飽和電圧性能を有するスイッチ素子に並列接続された高速スイッチング性能を有するスイッチ素子を動作させることにより、サステインパルスの立ち上がり及び立ち下がりにおけるスイッチング損失を低減することができる。

[0073]

なお、上記図7においては、プラズマディスプレイ装置にて放電電流が流れるときのみ、低飽和電圧性能を有するスイッチ素子(IGBT)をオンさせるようにしているが、少なくともプラズマディスプレイ装置にて放電電流が流れるときにオンであれば良く、他の期間においてもオン状態であっても良い。

また、図7においては出力電圧Yo、Xoの一方をハイレベルからロウレベルに変化させた後、他方をロウレベルからハイレベルに変化させているが、出力電圧Yo、Xoを変化させるタイミングは同時であっても良いし、図7に示すタイミングとは逆であっても良い。

[0074]

(第3の実施形態)

次に、本発明の第3の実施形態について説明する。

図8は、本発明の第3の実施形態によるプラズマディスプレイ装置の構成例を示す図である。図8においては、プラズマディスプレイ装置のY電極駆動回路及びX電極駆動回路について示している。なお、この図8において、図1、図6に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。

[0075]

図8に示すように第3の実施形態は、図6に示した第2の実施形態とは、Y電



極駆動回路801内のYサステイン回路802、及びX電極駆動回路811内の Xサステイン回路812の構成のみが異なる。

[0076]

Yサステイン回路802は、第1のスイッチ素子Q1のゲート及び第3のスイッチ素子Q3のベースが、第1のプリドライブ回路P1の出力に接続され、第2のスイッチ素子Q2のゲート及び第4のスイッチ素子Q4のベースが、第2のプリドライブ回路P2の出力に接続される。Xサステイン回路812は、第5のスイッチ素子Q5のゲート及び第7のスイッチ素子Q7のベースが、第5のプリドライブ回路P5の出力に接続され、第6のスイッチ素子Q6のゲート及び第8のスイッチ素子Q8のベースが、第6のプリドライブ回路P6の出力に接続される

[0077]

つまり、第3の実施形態においては、Yサステイン回路802は、プリドライブ回路P3、P4を設けずに、プリドライブ回路P1が出力する同一の制御信号(ゲート電圧)VG1によりスイッチ素子Q1、Q3を駆動し、プリドライブ回路P2が出力する同一の制御信号(ゲート電圧)VG2によりスイッチ素子Q2、Q4を駆動する。同様に、Xサステイン回路812は、プリドライブ回路P7、P8を設けずに、プリドライブ回路P5が出力する同一の制御信号(ゲート電圧)VG5によりスイッチ素子Q5、Q7を駆動し、プリドライブ回路P6が出力する同一の制御信号(ゲート電圧)VG6によりスイッチ素子Q6、Q8を駆動する。

[0078]

ここで、上述した説明からわかるように、スイッチング動作期間においては高速スイッチング性能を有するスイッチ素子Q1、Q2、Q5、Q6を主として動作させ、少なくとも放電電流が流れる期間においては低飽和電圧性能を有するスイッチ素子Q3、Q4、Q7、Q8をオンにする必要がある。したがって、第3の実施形態においては、スイッチ素子Q1、Q2、Q5、Q6の入力しきい値電圧が、それぞれ並列接続されているスイッチ素子Q3、Q4、Q7、Q8の入力しきい値電圧よりも低い或いは等しくなるスイッチ素子Q1~Q8を用いて構成

される。ここで、閾値は、各スイッチ素子にて、オフ状態とオン状態との閾値電 圧である。

[0079]

なお、図8に示したX電極駆動回路811及びY電極駆動回路801の動作は、ゲート電圧VG3、VG4、VG7、VG8を用いないだけで図7に示した第2の実施形態と同様であり、プラズマディスプレイ装置にて放電電流が流れる際には、低飽和電圧性能を有するスイッチ素子Q3、Q4、Q7、Q8をオンさせることが可能である。

[0080]

以上、説明したように第3の実施形態によれば、上述した第1及び第2の実施 形態と同様の効果が得られる。さらに、並列接続されたスイッチ素子の組Q1と Q3、Q2とQ4、Q5とQ7、Q6とQ8を、プリドライブ回路P1、P2、 P5、P6が出力する制御信号(ゲート電圧)によりそれぞれ駆動するように構 成することで、回路規模を低減することができるとともに外部からの制御も容易 に行うことができる。

なお、図8に示した例では、Y電極駆動回路801及びX電極駆動回路811 は、電力回収回路602、612を備えるようにしているが、電力回収回路60 2、612を備えていなくても良い。

[0081]

(第4の実施形態)

次に、本発明の第4の実施形態について説明する。

第4の実施形態は、上記図8に示した第3の実施形態におけるサステイン回路の電源電圧Vs及びグランドに代えて、グランド(電位0)に対する電圧が維持放電電圧Vsの半分の電圧である正の電源電圧(Vs/2)及び負の電源電圧(-Vs/2)をサステイン回路の電源電圧として用いたものである。

[0082]

図9は、本発明の第4の実施形態によるプラズマディスプレイ装置の構成例を示す図である。図9においては、プラズマディスプレイ装置のY電極駆動回路及びX電極駆動回路について示している。なお、この図9において、図1、図6、

図8に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し 、重複する説明は省略する。

[0083]

図9において、Yサステイン回路802、は、ダイオード103を介して電源電圧端子VsHより正の電源電圧(Vs/2)が入力されている。第1のスイッチ素子Q1のドレイン及び第3のスイッチ素子Q3のコレクタが、ダイオード103のカソードに共通接続される。また、第2のスイッチ素子Q2のソース及び第4のスイッチ素子Q4のエミッタが、負の電源電圧(-Vs/2)が入力される電源電圧端子VsLに共通接続される。Yサステイン回路802、の他の構成については、図8に示したYサステイン回路802と同様である。

[0084]

Xサステイン回路 8 1 2'は、第 5 のスイッチ素子 Q 5 のドレイン及び第 7 のスイッチ素子 Q 7 のコレクタが、正の電源電圧(V s \angle 2)が入力される電源電圧端子 V s V

[0085]

また、C91、C93は、電源電圧端子VsHとグランド端子との間に接続されたバイパスコンデンサであり、C92、C94は、電源電圧端子VsLとグランド端子との間に接続されたバイパスコンデンサである。

[0086]

サステイン回路の電源電圧として正の電源電圧及び負の電源電圧を用いることにより、上記図9に示したように構成されたY電極駆動回路901及びX電極駆動回路911では、上述した第2及び第3の実施形態における電力回収回路で用いていた電力回収用コンデンサC1~C4の代わりに、電源ラインに対して一般に設けられるバイパスコンデンサC91~C94を電力回収用に利用することができる。したがって、電力回収回路602、612、は、電力回収用コンデンサC1~C4を設けずに構成することができる。

[0087]

電力回収回路602,は、スイッチ素子Q10のソース及びスイッチ素子Q11のドレインがグランド端子に接続される点が異なるのみで、電力回収回路602と同様に構成される。また、電力回収回路612,は、スイッチ素子Q12のソース及びスイッチ素子Q13のドレインがグランド端子に接続される点が異なるのみで、電力回収回路612と同様に構成される。なお、図9においてグランド端子は説明の便宜上それぞれ分けて示しているが、実際にはグランド端子は電気的に接続されているひとつのものである。

[0088]

[0089]

(第5の実施形態)

次に、本発明の第5の実施形態について説明する。

図10は、本発明の第5の実施形態によるプラズマディスプレイ装置の構成例を示す図である。図10においては、プラズマディスプレイ装置のY電極駆動回路及びX電極駆動回路について示している。なお、この図10において、図1、図9に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。

[0090]

第5の実施形態は、Y電極駆動回路1001において、リセット回路102より出力されるリセット電圧VwをYサステイン回路802'のスイッチ素子Q2のソース端子、スイッチ素子Q4のエミッタ端子に対して重畳している点に特徴を有する。以下では、Y電極駆動回路1001について説明し、X電極駆動回路911は、上記第4の実施形態と同様であるので説明は省略する。

[0091]

図10において、リセット回路102は、プリドライブ回路P14、P15、 スイッチ素子Q14、Q15及びコンデンサCwを有する。 プリドライブ回路P14、P15は、制御信号端子Iw1、Iw2から入力される制御信号を増幅するための増幅回路である。

[0092]

スイッチ素子Q14、Q15は、例えばパワーMOSFET等を用いて構成される。スイッチ素子Q14、Q15は、ゲートがプリドライブ回路P14、P15の出力に接続され、その出力に応じて開閉が制御される。スイッチ素子Q14のドレインがリセット電圧端子Vwに接続され、スイッチ素子Q15のソースがグランド端子に接続される。また、スイッチ素子Q14のソースとスイッチ素子Q15のドレインが、容量Cwの一端に共通接続される。

[0093]

容量Cwの他端は、Yサステイン回路のスイッチ素子Q2のソース、スイッチ素子Q4のエミッタに接続されるとともに、容量Csを介してYサステイン回路のスイッチ素子Q1のドレイン、スイッチ素子Q3のコレクタに接続される。このため、電源電圧端子VsHとリセット回路102の出力(容量Cwの他端)との間に設けたダイオード103に加え、電源電圧端子VsLとリセット回路102の出力との間にも、リセット回路102からの電圧供給により電流が逆流するのを防止するためのダイオード1002を設ける。

[0094]

上述した第4の実施形態においては、スイッチ素子Q2、Q4には(Vw+Vs)の耐圧(電圧定格)を有する素子を用いなければならない。それに対して、第5の実施形態では、図10に示したようにY電極駆動回路を構成することによりスイッチ素子Q2、Q4は、[Vs/2-(-Vs/2)]=Vsの耐圧を有する素子を用いることができる。したがって、上述した第1~第4の実施形態と同様の効果が得られるとともに、スイッチ素子Q2、Q4に耐圧が低い素子を用いることができ、製造コストを低減することができる。

[0095]

さらに、図10に示すように、電力回収回路602'のスイッチ素子Q10のドレイン及びスイッチ素子Q11のソースと、容量Cwの一端とを接続すれば、リセット回路102からの出力に同期して電圧を重畳することができ、スイッチ



素子Q11に耐圧が低い素子を用いることができる。

[0096]

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の諸熊様を付記として以下に示す。

[0097]

(付記1) 複数の第1の電極と、

上記複数の第1の電極に略平行に配置され、隣接する上記第1の電極とで表示 セルを形成するとともに、当該表示セルを形成する上記第1の電極との間にて放 電を行う複数の第2の電極と、

上記複数の第1の電極に放電電圧を印加する第1の電極駆動回路と、

上記複数の第2の電極に放電電圧を印加する第2の電極駆動回路とを備え、

上記第1及び第2の電極駆動回路の少なくとも一方は、高速スイッチング性能 を有する第1のスイッチ素子と、低飽和電圧性能を有する第2のスイッチ素子と を並列に接続した並列回路を有することを特徴とするプラズマディスプレイ装置

- (付記2)上記第1のスイッチ素子は、パワーMOSFETであることを特徴とする付記1記載のプラズマディスプレイ装置。
- (付記3)上記第2のスイッチ素子は、IGBTであることを特徴とする付記1 記載のプラズマディスプレイ装置。
- (付記4)上記第1のスイッチ素子はパワーMOSFETであり、上記第2のスイッチ素子はIGBTであることを特徴とする付記1記載のプラズマディスプレイ装置。
- (付記5)少なくとも上記第1の電極と上記第2の電極との間で放電電流が流れる期間は、上記第2のスイッチ素子がオン状態であることを特徴とする付記1記載のプラズマディスプレイ装置。
 - (付記6)上記第1のスイッチ素子は、パワーMOSFETであることを特徴と

する付記5記載のプラズマディスプレイ装置。

(付記7)上記第2のスイッチ素子は、IGBTであることを特徴とする付記5 記載のプラズマディスプレイ装置。

(付記8)上記第1のスイッチ素子はパワーMOSFETであり、上記第2のスイッチ素子はIGBTであることを特徴とする付記5記載のプラズマディスプレイ装置。

(付記9)上記電極駆動回路は、上記表示セルにて発光を伴う放電を行う維持放電電圧を出力するサステイン回路を有し、

上記サステイン回路が、上記第1のスイッチ素子と上記第2のスイッチ素子と を並列に接続した並列回路を有することを特徴とする付記1記載のプラズマディ スプレイ装置。

(付記10)上記第1のスイッチ素子は、パワーMOSFETであることを特徴とする付記9記載のプラズマディスプレイ装置。

(付記11)上記第2のスイッチ素子は、IGBTであることを特徴とする付記 9記載のプラズマディスプレイ装置。

(付記12)上記第1のスイッチ素子はパワーMOSFETであり、上記第2のスイッチ素子はIGBTであることを特徴とする付記9記載のプラズマディスプレイ装置。

(付記13)上記サステイン回路は、上記表示セルを形成する電極に対して上記維持放電電圧に係る第1の電位を供給する高電位側スイッチ回路と、上記第1の電位より低い上記維持放電電圧に係る第2の電位を供給する低電位側スイッチ回路とを有し、

上記高電位側スイッチ回路及び上記低電位側スイッチ回路が、上記第1のスイッチ素子と上記第2のスイッチ素子とを並列に接続した並列回路を有することを特徴とする付記9記載のプラズマディスプレイ装置。

(付記14)上記第1のスイッチ素子は、パワーMOSFETであることを特徴とする付記13記載のプラズマディスプレイ装置。

(付記15)上記第2のスイッチ素子は、IGBTであることを特徴とする付記 13記載のプラズマディスプレイ装置。

(付記16)上記第1のスイッチ素子はパワーMOSFETであり、上記第2のスイッチ素子はIGBTであることを特徴とする付記13記載のプラズマディスプレイ装置。

(付記17)上記電極駆動回路は、上記表示セルを形成する電極に接続された電力回収回路をさらに有することを特徴とする付記13記載のプラズマディスプレイ装置。

(付記18)上記電極駆動回路は、上記表示セルを形成する電極にコイルを介して接続された電力回収スイッチをさらに有することを特徴とする付記13記載のプラズマディスプレイ装置。

(付記19)少なくとも上記第1の電極と上記第2の電極との間で放電電流が流れる期間は、上記第2のスイッチ素子がオン状態であることを特徴とする付記18記載のプラズマディスプレイ装置。

(付記20)上記第1のスイッチ素子は、パワーMOSFETであることを特徴とする付記18記載のプラズマディスプレイ装置。

(付記21)上記第2のスイッチ素子は、IGBTであることを特徴とする付記 18記載のプラズマディスプレイ装置。

(付記22)上記第1のスイッチ素子はパワーMOSFETであり、上記第2のスイッチ素子はIGBTであることを特徴とする付記18記載のプラズマディスプレイ装置。

(付記23)上記第1のスイッチ素子と上記第2のスイッチ素子は、入力しきい 値電圧特性が略一致していることを特徴とする付記1記載のプラズマディスプレ イ装置。

(付記24)上記第1のスイッチ素子及び上記第2のスイッチ素子を、同一の駆動信号により駆動することを特徴とする付記1記載のプラズマディスプレイ装置

(付記25)上記第1のスイッチ素子は、上記第2のスイッチ素子よりもスイッチング時間が短いことを特徴とする付記1記載のプラズマディスプレイ装置。

(付記 2 6) 上記高電位側スイッチ回路は、上記表示セルを形成する電極に対して上記維持放電電圧に係る正の電位を供給し、上記低電位側スイッチ回路は、上



記表示セルを形成する電極に対して上記維持放電電圧に係る負の電位を供給することを特徴とする付記13記載のプラズマディスプレイ装置。

(付記27)上記正の電位は、グランドに対する電圧が上記維持放電電圧の半分の電圧となる電位であり、上記負の電位はグランドに対する電圧が上記維持放電電圧の半分の電圧となる電位であることを特徴とする付記26記載のプラズマディスプレイ装置。

(付記28)上記電極駆動回路は、上記表示セルを形成する電極に接続された電力回収回路をさらに有することを特徴とする付記26記載のプラズマディスプレイ装置。

(付記29)上記電極駆動回路は、上記表示セルを形成する電極にコイルを介して接続された電力回収スイッチをさらに有することを特徴とする付記26記載のプラズマディスプレイ装置。

(付記30)上記正の電位は、グランドに対する電圧が上記維持放電電圧の半分の電圧となる電位であり、上記負の電位はグランドに対する電圧が上記維持放電電圧の半分の電圧となる電位であることを特徴とする付記29記載のプラズマディスプレイ装置。

(付記31)上記電力回収スイッチは、一端が上記コイルを介して上記表示セルを形成する電極に接続され、他端がグランド端子に接続されていることを特徴とする付記30記載のプラズマディスプレイ装置。

(付記32)上記表示セルを初期化するリセット電圧を上記表示セルを形成する電極に供給する期間は、上記低電位側スイッチ回路の基準電圧に上記リセット電圧を重畳することを特徴とする付記13記載のプラズマディスプレイ装置。

(付記33)上記電極駆動回路は、上記表示セルを形成する電極にコイルを介して接続された電力回収スイッチをさらに有することを特徴とする付記32記載のプラズマディスプレイ装置。

(付記34)上記電力回収スイッチは、一端が上記コイルを介して上記表示セルを形成する電極に接続され、

上記表示セルを初期化するリセット電圧を上記表示セルを形成する電極に供給 する期間は、上記電力回収スイッチの他端に上記リセット電圧と同期した電圧を 重畳することを特徴とする付記33記載のプラズマディスプレイ装置。

[0098]

【発明の効果】

以上、説明したように本発明によれば、第1の電極と第2の電極との間で放電電流が流れる際には、高速スイッチング性能を有する第1のスイッチ素子に並列に接続された低飽和電圧性能を有する第2のスイッチ素子を導通状態にすることにより、放電電流を第2のスイッチ素子を介して流し、電圧変動を低減することができる。したがって、プラズマディスプレイ装置における駆動マージンを拡大し、表示特性の劣化を防止することができる。

[0099]

また、サステインパルスの立ち上がり及び立ち下がり時には、並列接続された 高速スイッチング性能を有する第1のスイッチ素子と、低飽和電圧性能を有する 第2のスイッチ素子とを動作させ、スイッチング速度が速い第1のスイッチ素子 に主に電流を流すことにより、サステインパルスの立ち上がり及び立ち下がりに おけるスイッチング損失を低減することができる。

【図面の簡単な説明】

【図1】

第1の実施形態によるプラズマディスプレイ装置の構成例を示す図である。

[図2]

第1の実施形態によるプラズマディスプレイ装置の動作波形を示す図である。

【図3】

図1に示した構成を適用したプラズマディスプレイ装置の全体構成の一例を示す図である。

図4

図4(a)~(c)は表示セルを示す図である。

【図5】

図3のプラズマディスプレイ装置における動作波形を示す図である。

【図6】

第2の実施形態によるプラズマディスプレイ装置の構成例を示す図である。

【図7】

第2の実施形態によるプラズマディスプレイ装置の動作波形を示す図である。

[図8]

第3の実施形態によるプラズマディスプレイ装置の構成例を示す図である。

【図9】

第4の実施形態によるプラズマディスプレイ装置の構成例を示す図である。

【図10】

第5の実施形態によるプラズマディスプレイ装置の構成例を示す図である。


【符号の説明】

- 101 Y電極駆動回路
- 102 リセット回路
- 104 Yサステイン回路
- 105 スキャン回路
- 106、112 高電位側スイッチ
- 107、113 低電位側スイッチ
- 111 X電極駆動回路
- Cp 容量性負荷
- P1~P8 プリドライブ回路
- Q1、Q2、Q5、Q6 スイッチ素子(高速スイッチング素子)
- Q3、Q4、Q7、Q8 スイッチ素子(低飽和電圧スイッチ素子)


【書類名】

図面


[図1]




【図2】





【図3】




【図4】









【図5】




【図6】




【図7】




【図8】



【図9】



【図10】





【要約】

【課題】 放電電流による電圧変動を低減して駆動マージンを拡大し、プラズマディスプレイ装置における表示特性の劣化を防止できるようにする。

【解決手段】 表示セルとなる容量 C p に駆動電圧を供給する Y 電極駆動回路 1 0 1 及び X 電極駆動回路 1 1 1 を、高速スイッチング性能を有する第 1 のスイッチ素子 Q 1、Q 2、Q 5、Q 6 と、低飽和電圧性能を有する第 2 のスイッチ素子 Q 3、Q 4、Q 7、Q 8 とを並列に接続した並列回路を用いて構成し、放電電流が流れる際には、低飽和電圧性能を有する第 2 のスイッチ素子をオンすることにより、放電電流による電圧変動を低減できるようにする。

【選択図】 図1



特願2003-131879

出願人履歴情報

識別番号

[599132708]

1. 変更年月日

1999年 9月17日

[変更理由]

新規登録

住 所 氏 名 神奈川県川崎市高津区坂戸3丁目2番1号富士通日立プラズマディスプレイ株式会社